1. 阿里云>
  2. 云栖社区>
  3. 主题地图>
  4. V>
  5. verilog

当前主题:verilog

Verilog HDL语言学习笔记

Verilog HDL语言 一.Verilog是什么?  Verilog HDL是一种硬件描述语言(HDL:Hardware Discription Language),是一种以文本形式来描述数字系统硬件的结构和行为的语言。 二.Verilog的用途是什么?

阅读全文

《逻辑与计算机设计基础(原书第5版)》——2.10 硬件描述语言—Verilog

2.10 硬件描述语言—Verilog 由于硬件描述语言用来描述和设计硬件,故在使用该语言编程时,应牢记底层的硬件实现,特别是当你的设计将用来综合时。例如,如果忽略将要生成的硬件,那么你可能会用低效的硬件描述语言设计出一个大且复杂的门级结构,而实际上只需少量

阅读全文

Verilog有符号数运算

在数字电路中,出于应用的需要,我们可以使用无符号数,即包括0及整数的集合;也可以使用有符号数,即包括0和正负数的集合。在更加复杂的系统中,也许这两种类型的数,我们都会用到。 有符号数通常以2的补码形式来表示。图1列出了4位二进制表示法所对应正负数。进一步观察

阅读全文

verilog hdl 报错解决办法

在CSDN的一篇网友博客上看到,由于不能转发,我就复制了过来,备以后使用。 在QuartusII下进行编译和仿真的时候,会出现一堆warning,有的可以忽略,有的却需要注意,虽然按F1可以了解关于该警告的帮助,但有时候帮助解释的仍然不清楚,大家群策群力,把自

阅读全文

Verilog HDL宏定义define

HDL宏定义define 宏定义 `define   用一个指定的标识符(即名字)来代表一个字符串,它的一般形式为:   `define 标识符(宏名) 字符串(宏内容)   如:`define signal string   它的作用是指定用标识符sign

阅读全文

使用Verilog实现FPGA计数器功能

本人地大14级师兄,如果有学弟学妹搜到这个评论一个呗! 一、设计要求 编写VerilogHDL程序,实现如下功能: 利用开发板上的数码显示译码器设计一个十进制计数器,要求该计数器具有以下功能: 1.计数范围为0-20,计算到20时自动清零,计数间隔时间为1s

阅读全文

verilog中的function用法与例子

函数的功能和任务的功能类似,但二者还存在很大的不同。在 Verilog HDL 语法中也存 在函数的定义和调用。 1.函数的定义 函数通过关键词 function 和 endfunction 定义,不允许输出端口声明(包括输出和双向 端口) ,但可以有多个输

阅读全文

使用Verilog实现FPGA偶数/奇数分频电路设计并使用modelsim仿真

本人地大14级师兄,如果有学弟学妹搜到这个评论一个呗! 一、设计要求 编写VerilogHDL程序,实现如下功能: 输入时钟信号和复位/信号,实现4分频/5分频,占空比为1:1.   二、设计思路 1.偶数分频 假设为N分频,计数到N/2-1时,时钟翻转、计

阅读全文