数字电路逻辑设计摘要

简介: 数字电路逻辑设计摘要BCD码Binary Coded Decimal, 使用二进制码(4位)的形式来表示(一位)十进制有权BCD码: 8421, 2421等无权BCD码: 余3码等一个逻辑表达式的功能表达方式通过真值表显示通过真值表我们已经知道了该表达式的逻辑功能, 现在我们根...

数字电路逻辑设计摘要

BCD码

  • Binary Coded Decimal, 使用二进制码(4位)的形式来表示(一位)十进制
  • 有权BCD码: 8421, 2421等
  • 无权BCD码: 余3码等

一个逻辑表达式的功能表达方式

  • 通过真值表显示
    • 通过真值表我们已经知道了该表达式的逻辑功能, 现在我们根据真值表画出卡诺图得出最小项 \(\to\) 我们的表达式

最小项的重要性

  • 现在给出一个逻辑表达式式: AB + BC, 现在要我们通过设计一个电路实现这个表达式
  • 该表达式中有ABC三个变量, 我们需要有三个输入, 在观察AB发现, 这个使用C的值我们似乎(其实是可以确定的)无法确定, 现在就是最小项发挥作用的时候了, 通过将原来的表达式转换为一个最小项表达式, 式子中所有的单元都是有这3个变量组成的而没有缺省项, 这样我们在设计电路的时候就会清楚很多
  • 最小项表达式是画出卡诺图的前提, 而我们画出卡诺图的目的就是为了化简, 因此可以说最小项表达式可以方便我们化简电路

求解一个函数(F)的最小项表达式

  • 下面的几个的前提都是先求出F的最小项表达式
  • 求解F非的最小项表达式:
    • 就是F的最小项表达式的剩余项
  • 求解F*的最小项表达式:
    • F的最小项表达式中的每一个项与F*的最小项表达式中的每一个项的和为\(2^n - 1\)

实际电路设计中

  • 一般需要将得到的表达式转为与非表达式

译码器

  • 二-十进制译码器: 3线-8线译码器

全加器与半加器

  • 区别: 全加器考虑到了进位, 而半加器不考虑进位
  • 对于1位(几位指的有几个信号组成的)的全加器画出真值表, 对于多为的全加器好像不好画(那就不画了)
目录
相关文章
|
6月前
|
芯片 异构计算
电路设计涉及的领域
1.模拟电路设计 2.数字电路设计 3.集成电路设计 4.系统级集成电路设计 5.PCB电路板设计 6.数字信号处理电路设计
48 1
|
存储 开发工具 异构计算
第三章 硬件描述语言verilog(二) 功能描述-组合逻辑(下)
第三章 硬件描述语言verilog(二) 功能描述-组合逻辑
634 0
第三章 硬件描述语言verilog(二) 功能描述-组合逻辑(下)
|
芯片 异构计算
第三章 硬件描述语言verilog(三)功能描述-时序逻辑
第三章 硬件描述语言verilog(三)功能描述-时序逻辑
187 0
第三章 硬件描述语言verilog(三)功能描述-时序逻辑
基于Verilog HDL与虚拟实验平台的计算机组成与CPU实验第九章:多功能运算电路
基于Verilog HDL与虚拟实验平台的计算机组成与CPU实验第九章:多功能运算电路
151 0
基于Verilog HDL与虚拟实验平台的计算机组成与CPU实验第九章:多功能运算电路
|
算法 芯片 计算机视觉
第三章 硬件描述语言verilog(二) 功能描述-组合逻辑(上)
第三章 硬件描述语言verilog(二) 功能描述-组合逻辑
575 0
第三章 硬件描述语言verilog(二) 功能描述-组合逻辑(上)
|
异构计算
第三章 硬件描述语言verilog(二) 功能描述-组合逻辑(中)
第三章 硬件描述语言verilog(二) 功能描述-组合逻辑
206 0
第三章 硬件描述语言verilog(二) 功能描述-组合逻辑(中)
|
芯片
HDLBits练习汇总-06-组合逻辑设计测试--基础门设计
HDLBits练习汇总-06-组合逻辑设计测试--基础门设计
78 0
HDLBits练习汇总-06-组合逻辑设计测试--基础门设计
数字滤波器设计(数字信号处理的上机实验)
数字滤波器设计(数字信号处理的上机实验)
191 0
|
算法 量子技术 数据安全/隐私保护
Q#入门理论:量子逻辑门
量子门我们前面提到过一句。   量子计算机之所以能成为量子计算机,更在于其对于量子比特的特殊计算操作。那么这里就需要引入量子逻辑门(Quantum Logic Gates)的概念。每一个 Quantum Logic Gate 都对应了一个数学上面的一个酉矩阵(Unitary Matrix)。
1980 1