The aeMB processor is a fully synthesized CPU that forms the heart of
the USRP2 FPGA system-on-a-chip design. It performs configuration and
status reporting for all the FPGA peripherals, manages the control
channel for the GbE transport, and handles RF daughterboard operation.
It does not perform any DSP functions; these are done purely in logic
in the DSP RX and TX pipelines. It is clocked at 50 MHz, half the
system clock rate.
USRP母板上处理器的作用
2014-08-29
1258
版权
版权声明：
本文内容由阿里云实名注册用户自发贡献，版权归原作者所有，阿里云开发者社区不拥有其著作权，亦不承担相应法律责任。具体规则请查看《
阿里云开发者社区用户服务协议》和
《阿里云开发者社区知识产权保护指引》。如果您发现本社区中有涉嫌抄袭的内容，填写
侵权投诉表单进行举报，一经查实，本社区将立刻删除涉嫌侵权内容。
简介：
目录
相关文章
|
7月前
|
Linux
索引
|
10月前
|
传感器
5G
数据处理
ZYNQ（FPGA）与DSP之间GPIO通信
基于 TI KeyStone 架构 C6000 系列 TMS320C6657双核C66x 定点/浮点 DSP以及 Xilinx Zynq-7000 系列 XC7Z035/045 SoC 处理器设计的高端异构多核评估板，由核心板与评估底板组成。
DSP采用 TMS320C6657 双核C66x 定点/浮点，每核主频1GHz/1.25GHz。
Xilinx Zynq SoC处理器采用的XC7Z035/045集成PL端Kintex-7架构+PS 端双核ARM Cortex-A9 ，28nm可编程逻辑资源。
131
0
0
|
传感器
定位技术
数据处理
|
存储
算法
程序员
|
存储
算法
|
虚拟化
芯片
|
芯片
异构计算
|
存储
芯片
异构计算
|
芯片
热门文章
最新文章
1
疑犯追踪第一季/全集Person Of Interest迅雷下载
2
【直播系列之一】1篇文章看懂峰值带宽、流量、转码、连麦、截图五大直播计费方式
3
理解事务的4种隔离级别
4
阿里云网站域名备案流程全过程讲解(图文)
5
在服务器的raid1中安装windows server系统（踩坑记录）
6
如何用Vue实现简易的富文本编辑器，并支持Markdown语法
7
怎么才能快速提高小程序留存率！
8
程序员请放下浮躁的心
9
如何解决域中普通用户只限于10台客户机加入域的数量问题
10
博客园模板 样式优化
1
未来技术纵横谈：区块链、物联网与虚拟现实的融合与创新
34
2
软件体系结构 - 缓存技术（9）缓存穿透
30
3
提升Android应用性能的实用技巧
31
4
工具变量法(两阶段最小二乘法2SLS)线性模型分析人均食品消费时间序列数据和回归诊断（下）
32
5
软件体系结构 - 缓存技术（8）缓存雪崩
35
6
软件体系结构 - 缓存技术（7）Redis持久化方法
36
7
Python用KShape对时间序列进行聚类和肘方法确定最优聚类数k可视化
24
8
软件体系结构 - 缓存技术（6）淘汰策略
31
9
基于R语言股票市场收益的统计可视化分析
34
10
软件体系结构 - 数据分片（2）一致性哈希分片
35